|
|
|
|
|
00000cam0a22000004ia4500 |
| 001 |
BY-NLB-br437092 |
| 005 |
20240924133632.0 |
| 100 |
# |
# |
$a 20021023d2002 k y0rusy50 ||||ca
|
| 101 |
0 |
# |
$a rus
|
| 102 |
# |
# |
$a by
|
| 105 |
# |
# |
$a y m 001yy
|
| 109 |
# |
# |
$a aa
$a ac
|
| 200 |
1 |
# |
$a Схемотехнические и конструктивно-технологические методы повышения быстродействия ТТЛШ и биполярно-комплементарных МОП-вентилей, используемых в логических сериях ИМС и интерфейсных БИС
$e Автореф. дис. на соиск. учен. степ. канд. техн. наук
$e 05.27.01
$f Ефименко Сергей Афанасьевич
$g Учреждение образования "Бел. гос. ун-т информатики и радиоэлектроники"
|
| 210 |
# |
# |
$a Мн.
$d 2002
|
| 215 |
# |
# |
$a 22 с.
|
| 300 |
# |
# |
$a Библиогр.: c. 17-19 (17 назв.)
|
| 606 |
0 |
# |
$3 BY-NLB-ar2105390
$a БОЛЬШИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar11906
$a ИНТЕГРАЛЬНЫЕ СХЕМЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar16596
$a ЛОГИЧЕСКИЕ УСТРОЙСТВА
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar37577
$a ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar2105397
$a ВЯЛІКІЯ ІНТЭГРАЛЬНЫЯ СХЕМЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar11907
$a ІНТЭГРАЛЬНЫЯ СХЕМЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar16597
$a ЛАГІЧНЫЯ ЎСТРОЙСТВЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar37578
$a ЛІЧБАВЫЯ ІНТЭГРАЛЬНЫЯ СХЕМЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar3282517
$a СХЕМОТЕХНИЧЕСКОЕ МОДЕЛИРОВАНИЕ
$2 DVNLB
|
| 615 |
# |
# |
$a Белорусский национальный документ
|
| 675 |
# |
# |
$a 621.382.049.771.14.037.372(043.3)
$v 4
$z rus
|
| 686 |
# |
# |
$a 47.33.31
$v 6
$2 rugasnti
|
| 686 |
# |
# |
$a 05.27.01
$2 nsnrrb
|
| 700 |
# |
1 |
$3 BY-SEK-474271
$a Ефименко
$b С. А.
$g Сергей Афанасьевич
$c кандидат технических наук
|
| 801 |
# |
0 |
$a BY
$b BY-HM0000
$c 20021023
$g psbo
|
| 801 |
# |
1 |
$a BY
$b BY-HM0000
$c 20060316
$g psbo
|
| 856 |
4 |
# |
$u http://content.nlb.by/content/dav/nlb/DDC/AD/2ad78083.pdf
|
