|
|
|
|
|
00000cam0a22000004ia4500 |
| 001 |
BY-NLB-br392344 |
| 005 |
20220606112905.0 |
| 100 |
# |
# |
$a 20020320d2001 k y0rusy50 ||||ca
|
| 101 |
0 |
# |
$a rus
|
| 102 |
# |
# |
$a ru
|
| 105 |
# |
# |
$a a m 001yy
|
| 109 |
# |
# |
$a ac
$a aa
|
| 200 |
1 |
# |
$a Временная верификация и оптимизация размещения компонентов предельных по быстродействию ЭВМ
$e Автореф. дис. на соиск. учен. степ. д-ра техн. наук
$e 05.13.12
$f Ирбенек Валентин Сергеевич
$g Ин-т микропроцессор. вычисл. систем Рос. акад. наук
|
| 210 |
# |
# |
$a М.
$d 2001
|
| 215 |
# |
# |
$a 41 с.
|
| 300 |
# |
# |
$a Библиогр.: с. 39-41 (29 назв.).
|
| 606 |
0 |
# |
$3 BY-NLB-ar29086
$a САПР
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar2133788
$a ЭЛЕКТРОННЫЕ ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar4728
$a БЫСТРОДЕЙСТВИЕ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar83227
$a АЛГОРИТМИЧЕСКОЕ ОБЕСПЕЧЕНИЕ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar25725
$a ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar5128
$a ВЕРИФИКАЦИЯ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar53210
$a ИЕРАРХИЧЕСКИЙ МЕТОД
$2 DVNLB
|
| 686 |
# |
# |
$a 50.51.02
$v 6
$2 rugasnti
|
| 686 |
# |
# |
$a 50.33.35
$v 6
$2 rugasnti
|
| 686 |
# |
# |
$a 50.33
$v 6
$2 rugasnti
|
| 686 |
# |
# |
$a 05.13.12
$2 oksvnk
|
| 700 |
# |
1 |
$3 BY-SEK-531934
$a Ирбенек
$b В. С.
$g Валентин Сергеевич
|
| 801 |
# |
0 |
$a BY
$b BY-HM0000
$c 20020320
$g psbo
|
| 801 |
# |
1 |
$a BY
$b BY-HM0000
$c 20060316
$g psbo
|
