|
|
|
|
|
00000cam0a2200000 ib4500 |
001 |
BY-NLB-br113063 |
005 |
20240116103329.0 |
010 |
# |
# |
$a 985-6107-18-0
|
100 |
# |
# |
$a 19990115d1998 u y0rusy50 ||||ca
|
101 |
0 |
# |
$a rus
|
102 |
# |
# |
$a BY
|
105 |
# |
# |
$a a ||||000yy
|
109 |
# |
# |
$a aa
|
200 |
1 |
# |
$a Схемотехника биполярных микросхем для высокопроизводительных систем обработки информации
$f А. И. Белоус, В. Н. Пономарь, А. В. Силин
|
210 |
# |
# |
$a Минск
$c Полифакт
$d 1998
|
215 |
# |
# |
$a 158, [2] с.
$c ил.
$d 21 см
|
320 |
# |
# |
$a Библиография в конце глав
|
345 |
# |
# |
$9 1500 экз.
|
606 |
0 |
# |
$3 BY-NLB-ar32666
$a СХЕМОТЕХНИКА
$2 DVNLB
|
606 |
0 |
# |
$3 BY-NLB-ar6634
$a ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ
$2 DVNLB
|
606 |
0 |
# |
$3 BY-NLB-ar12014
$a ИНТЕРФЕЙСЫ
$2 DVNLB
|
606 |
0 |
# |
$3 BY-NLB-ar2105390
$a БОЛЬШИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
$2 DVNLB
|
606 |
0 |
# |
$3 BY-NLB-ar21198
$a АПРАЦОЎКА ІНФАРМАЦЫІ
$2 DVNLB
|
606 |
0 |
# |
$3 BY-NLB-ar32667
$a СХЕМАТЭХНІКА
$2 DVNLB
|
606 |
0 |
# |
$3 BY-NLB-ar6635
$a ВЫЛІЧАЛЬНЫЯ СІСТЭМЫ
$2 DVNLB
|
606 |
0 |
# |
$3 BY-NLB-ar12015
$a ІНТЭРФЕЙСЫ
$2 DVNLB
|
606 |
0 |
# |
$3 BY-NLB-ar2105397
$a ВЯЛІКІЯ ІНТЭГРАЛЬНЫЯ СХЕМЫ
$2 DVNLB
|
606 |
0 |
# |
$3 BY-NLB-ar21197
$a ОБРАБОТКА ИНФОРМАЦИИ
$2 DVNLB
|
610 |
0 |
# |
$a биполярные интегральные схемы
|
610 |
0 |
# |
$a біпалярныя інтэгральныя схемы
|
615 |
# |
# |
$a Белорусский национальный документ
|
675 |
# |
# |
$a 681.324:621.382.049.774.3'14
$v 3
$z rus
|
686 |
# |
# |
$a 47.33.31
$2 rugasnti
|
686 |
# |
# |
$a 50.39
$2 rugasnti
|
700 |
# |
1 |
$3 BY-SEK-182012
$a Белоус
$b А. И.
$g Анатолий Иванович
$c доктор технических наук
$f род. 1951
|
701 |
# |
1 |
$3 BY-SEK-310685
$a Пономарь
$b В. Н.
$g Владимир Николаевич
$c кандидат физико-математических наук
|
701 |
# |
1 |
$3 BY-SEK-182011
$a Силин
$b А. В.
$g Анатолий Васильевич
$c электроника
|
801 |
# |
0 |
$a BY
$b BY-HM0000
$c 19990115
$g psbo
|
801 |
# |
1 |
$a BY
$b BY-HM0000
$c 20060315
$g psbo
|