|
|
|
|
|
00000cam0a2200000 ia4500 |
| 001 |
BY-NLB-br0000881612 |
| 005 |
20130312143746.0 |
| 100 |
# |
# |
$a 20121204d2012 k y0rusy50 ca
|
| 101 |
0 |
# |
$a rus
|
| 102 |
# |
# |
$a RU
|
| 105 |
# |
# |
$a a m 000yy
|
| 109 |
# |
# |
$a ac
$a aa
|
| 200 |
1 |
# |
$a Теория, разработка и создание проблемно-ориентированных процессорных ядер с оптимальным вычислительным конвейром и многоядерных сигнальных процессоров на их основе
$e автореферат диссертации на соискание ученой степени доктора технических наук
$e специальность 05.13.05 Элементы и устройства вычислительной техники и систем управления
$f Беляев Андрей Александрович
$g [Научно-производственный центр "Электронные вычислительно-информационные системы" (ОАО НПЦ "ЭЛВИС")]
|
| 210 |
# |
# |
$a Москва
$d 2012
|
| 215 |
# |
# |
$a 50 с.
$c табл., ил.
|
| 320 |
# |
# |
$a Библиография: с. 45—50 (68 назв.)
|
| 606 |
0 |
# |
$3 BY-NLB-ar37581
$a ЦИФРОВЫЕ СИГНАЛЬНЫЕ ПРОЦЕССОРЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar18282
$a МИКРОПРОЦЕССОРЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar5215114
$a ЯДРА МИКРОПРОЦЕССОРА
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar1697163
$a МНОГОЯДЕРНАЯ АРХИТЕКТУРА
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar3351525
$a МНОГОЯДЕРНЫЕ ПРОЦЕССОРЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar18108
$a РАСЧЕТА МЕТОДЫ
$2 DVNLB
|
| 606 |
0 |
# |
$3 BY-NLB-ar33808
$a ТЕХНИЧЕСКИЕ РЕШЕНИЯ
$2 DVNLB
|
| 686 |
# |
# |
$a 05.13.05
$2 oksvnk
|
| 686 |
# |
# |
$a 50.09.33
$2 rugasnti
$v 6
|
| 686 |
# |
# |
$a 50.33.14
$2 rugasnti
$v 6
|
| 686 |
# |
# |
$a 50.33.39
$2 rugasnti
$v 6
|
| 686 |
# |
# |
$a 50.33.03
$2 rugasnti
$v 6
|
| 700 |
# |
1 |
$3 BY-SEK-ar1603046
$a Беляев
$b А. А.
$g Андрей Александрович
$c доктор технических наук
|
| 801 |
# |
0 |
$a BY
$b BY-HM0000
$c 20121204
$g psbo
|
