|
|
|
|
|
00000nam0a22000001ib4500 |
| 001 |
BY-NLB-rr37516950000 |
| 005 |
20070830180917.0 |
| 010 |
# |
# |
$d 27 к.
|
| 021 |
# |
# |
$a RU
$b [64-82653]
|
| 100 |
# |
# |
$a 20070830d1964 y0rusy50 ca
|
| 101 |
0 |
# |
$a rus
|
| 102 |
# |
# |
$a RU
|
| 200 |
1 |
# |
$a Алгоритм синтеза электрических схем логических устройств
|
| 210 |
# |
# |
$a М.
$d 1964
|
| 215 |
# |
# |
$a 22 с.
$c черт.
$d 22 см
|
| 225 |
2 |
# |
$a Передовой науч.-техн. и производ. опыт
$f Гос. ком. Совета Министров РСФСР по координации науч.-исслед. работ. Гос. науч.-исслед. ин-т науч. и техн. информации
$v № 5-64-1047/30
|
| 300 |
# |
# |
$a Перед загл. авт.: канд. физ.-мат. наук А. Ш. Блох, В. И. Ладес. На обл. авт. не указаны. Изд. подписное
|
| 345 |
# |
# |
$9 1430 экз.
|
| 610 |
0 |
# |
$a Алгоритмы
|
| 610 |
0 |
# |
$a Логические схемы - Синтез
|
| 675 |
# |
# |
$a 681.142.67
|
| 700 |
# |
1 |
$a Блох
$b А. Ш.
$g Абрам Шлемович
|
| 701 |
# |
1 |
$a Ладес
$b В. И.
$g Владимир Иосифович
|
| 801 |
# |
1 |
$a BY
$b BY-HM0000
$c 20070830
$g psbo
|
