Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К.Поляков
Zapisane w:
| Format: | |
|---|---|
| 1. autor: | Поляков, А. К. |
| Wydane: | М. : Солон-пресс , 2003 |
| Opis fizyczny: |
313 с. ; 24 см
|
| Język: | Русский |
| Seria: |
Серия "Системы проектирования"
|
| Hasła przedmiotowe: |
ОФХ отдела книгохранения
| Всего : 1 , доступно: 1 | Dostępne Zamów | ||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
|
|||||||||||