Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К.Поляков
Enregistré dans:
| Format: | |
|---|---|
| Auteur principal: | Поляков, А. К. |
| Publié: | М. : Солон-пресс , 2003 |
| Description matérielle: |
313 с. ; 24 см
|
| Langue: | Русский |
| Collection: |
Серия "Системы проектирования"
|
| Sujets: |
ОФХ отдела книгохранения
| Всего : 1 , доступно: 1 | Disponible Réserver | ||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
|
|||||||||||