Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К.Поляков
Захавана ў:
| Тып дакумента: | |
|---|---|
| Аўтар: | Поляков, А. К. |
| Апублікавана: | М. : Солон-пресс , 2003 |
| Фізіч. характарыстыкі: |
313 с. ; 24 см
|
| Мова: | Руская |
| Серыя: |
Серия "Системы проектирования"
|
| Прадмет: |
ОФХ отдела книгохранения
| Усяго : 1 , даступна: 1 | Даступна Замовіць | ||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
|
|||||||||||